Моделиране на цифрови схеми на структурно ниво

Тема: Моделиране на цифрови схеми на структурно ниво
Пример 1. Създаване и симулация на структурен модел на мултиплексор 4:1:
Фиг. 1. Мултиплексор 4:1
От 3 2-входови мултиплексора може да се изгради 4-входов, както е показано на
фиг. 2.
Фиг.2 . Мултиплексор 4:1, изграден с мултиплексори 2:1
Работата на 4-входов мултиплексор може да се обобщи в следната таблица:
Таблица 1
s(1)s(0)z
00i(0)
01i(1)
10i(2)
11i(3)
За да се създаде VHDL модел за схемата от фиг. 2, първо в проекта се добавя
(ако липсва) модел на мултиплексор 2:1 (без значение от това дали е на логическо или
на функционално ниво), например може да се използва моделът от фиг. 3.
MUX
4:1
M1
MUX
2:1
M2
MUX
2:1
M3
MUX
2:1
i(0)
i(1)
i(2)
i(3)
s(0)
s(0)
s(1)
z
v
w
i(0)
i(1)
i(2)
i(3)
s(1)s(0)
z

Фиг. 3. Модел на мултиплексор 2:1 на логическо ниво
След това се добавя нов VHDL модул с име mux41, показан на фиг. 4.
Фиг. 4. Структурен модел на мултиплексор 4:1
Трите мултиплексора mux21 от фиг. 2 се свързват като се използва оператора
port map. Трите реда започват с произволно име (етикет), обозначаващо поредния
компонент в схемта, тук е използвано M1, М2, М3, следвано от двуеточие и името на
компонента (в случая mux21 за модула от фиг. 3) . Връзките на портовете на
разглеждания компонент с останалите сигнали в схемта се изборяват в скоби след port
map, като първо се пише името на порта за дадения компонет, а след него => и името
на сигнала, с който трябва да се свърже.

Задачи:
1) Направете самостоятелно структурен модел на двубитов суматор, като
използвате модела на еднобитов пълен суматор от упражнение 1.
Схемата на свързване е представена на фиг. 5.
Фиг.5 . Двубитов суматор, изграден от 2 еднобитови суматора
В Таблица 2 е дадено описание на сигналите на двубитовия суматор и част от
таблицата на истинност. Сигналите A(0) и A(1) представляват съответно младшия и
старшия бит на числото A. По аналогичен начин са означени и битове на числата B и
SUM.
Таблица 2
Операнд А Операнд B Входен
пренос
Сума SUM Изходен
пренос
старши
бит
младши
бит
старши
бит
младши
бит
старши
бит
младши
бит
A(1) A(0) B(1) B(0) CIN SUM(1)SUM(0)COUT
0 0 0 0 0 0 0 0
0 0 0 0 1 0 1 0
...
1 1 1 1 1 1 1 1

2) Направете самостоятелно схемата на свързване и структурния модел на 4-
битов суматор.
3) Симулирайте работата на създадените модели.
adder1
adder1
a
c0
b
s0
c1
a
b
c0
s0
c1